基板設計の計算機

WEBブラウザ上で動作するオンライン計算機です。ハード担当・エレキ担当の回路設計／基板設計向けに、特性インピーダンスや伝搬遅延、パターンの抵抗・寄生成分などをまとめています。一部の入力欄ではSI接頭辞（k, M, G, u, n, p）が使えます。

最近の記事

真空管はどうやって増幅するのか：等価回路で見れば JFET と同じ、OP アンプ回路も真空管で組める 2026-10-02
三極管は、グリッドの電圧でプレート電流を絞る素子で、入力は電圧だけで電流はほぼ流れません。小信号の等価回路は電流源 gm·vgk と内部抵抗 rp の並列で、N チャネルの JFET と同じ形なので、接地増幅もフォロワも差動対も OP アンプも、真空管で同じ形に組めます（違うのは、動作電圧が 1〜2 桁高いことと、ヒーターが要ることです）。
差動 100Ω は「50Ω の線を 2 本」ではない：結合で下がる Zodd と、90Ω⇄100Ω を取り違えたときの実害 2026-09-23
差動 100Ω を「50Ω の線を 2 本並べる」で作ろうとするのは、よくある誤解です。2 本を近づけると電界が結合し、奇モードインピーダンス Zodd が単独の Z0 より下がるので、Zdiff = 2×Zodd は 2×Z0 を下回ります。
表層と内層で等長にしても、時間は揃わない 2026-09-23
「配線長を計算機や CAD で確認した。差は 0.5mm 以内だから大丈夫」と思っていても、その配線が表層と内層をまたぐなら、大丈夫ではないかもしれません。表層は電界の一部が空気に漏れて実効誘電率が下がるので、同じ長さでも内層より速く届きます。
降圧のデューティ比は Vout/Vin で決まらない：最小オン時間とパルススキップ 2026-09-23
D = Vout/Vin は、損失もデッドタイムもない理想スイッチの式です。24V を 2MHz で 1.0V に落とすと、必要なオン時間は約 21ns で、多くのコントローラの最小オン時間（代表的に 50〜100ns 程度）を下回り、狙いどおりの電圧を作れなくなります。
降圧の入力コンデンサには、出力電流の半分が流れる 2026-09-23
Vin=12V から Vout=6V を作るバックコンバータでは、入力コンデンサに流れるリプル電流の実効値が出力電流の半分になります。Irms = Iout√(D(1−D)) の D=0.5 が最悪条件で、Vout/Vin が 1/2 に近い設計ほど入力コンデンサの選定が厳しくなります。

コラムをすべて見る →

TOOL ブラウザで動く回路シミュレータ — 回路を組んで波形を見る CircuitJS1 と、IBISモデルの波形シミュレータをそのまま使えます。

比誘電率から基板上での伝搬速度

基板材料の比誘電率（εr）から、信号の伝搬遅延[ps/mm]とその逆数[mm/ps]を計算します。DDRやPCIeなどの等長配線やタイミング設計の基礎値に。
パターン抵抗・発熱・インダクタンス・寄生容量

PCBパターンの幅・長さ・銅箔厚から、抵抗・インダクタンス・消費電力（発熱）・寄生容量を計算します。電源ラインの電圧降下や大電流パターンの確認に。
ビア・スルーホール関連

PCBビア（スルーホール）の寄生インダクタンス・寄生容量を計算。高速信号のリターンパス設計やデカップリング検討に。
表皮効果

周波数から表皮効果（スキンエフェクト）の表皮深さを計算します。銅箔の厚みと比べて、高周波で導体のどこまで電流が流れるかを確認できます。
特性インピーダンス表層（マイクロストリップ線路）

マイクロストリップ線路の特性インピーダンスを計算。シングルエンドと差動インピーダンスの両方に対応し、基板の層構成から線幅を決められます。
集中定数分布定数

周波数から集中定数と分布定数の境界となる限界配線長を、配線長から限界周波数を計算します。終端抵抗が必要かどうかの判断に使えます。
遅延時間を距離に変換

遅延時間[ps]に相当する基板パターンの長さを、表層と内層で計算します。タイミング違反を蛇行配線で埋めるときや、等長配線・スキュー調整の長さ合わせに。
プリント基板の重さ

プリント基板の縦横サイズ・層数・銅箔厚・基材の比重から、基材と銅箔の重さを計算します。重量バジェットや輸送重量の見積もりに。
パターン長を遅延時間に変換

プリント基板のパターン長から、表層と内層それぞれの信号の伝搬遅延時間を計算します。等長配線のレビューやタイミング設計に。
配線容量の計算

PCB内層配線（ストリップライン）の寄生容量をpFで計算します。上下の基準面までの距離を別々に入れられ、フィードバック分圧点や水晶発振子まわりの確認に。