特性インピーダンス 表層（マイクロストリップ線路）
表層配線の特性インピーダンスの計算機です。 高速信号は実効誘電率が低い（＝損失や遅延が少ない）表層配線が推奨されます。 シングル50Ω：DDRのデータバス、DDRのアドレスバス 差動75Ω：アナログビデオ信号 差動85Ω：USB、PCI Express 差動90Ω：DDRのDQS、DDRのクロック 差動100Ω：Ether、MDII、LVDS、MIPI
mm
mm
mm
SI接頭辞可（4k7 / 1M / 10m / 220）。大文字M=メガ、小文字m=ミリ
シングルエンド
49.13Ω
差動
91.34Ω
詳細設定 — 銅箔厚さ・基板の比誘電率
mm
εr
補足情報
- 実効誘電率 εeff
- 2.71
- 0.475 × εr + 0.67
- 伝搬遅延
- 5.49 ps/mm
- 等長配線の長さ換算に使う
- 単位長あたり容量
- 0.112 pF/mm
- TD / Z0
- 単位長あたりインダクタンス
- 0.27 nH/mm
- TD × Z0
1 ns の遅延差は 182 mm の配線長差に相当します（等長配線の目安）。
基板製造の公差±10%を見込むと、シングルエンドは 44.22 〜 54.04 Ω の範囲に入ります。
計算履歴
入力欄で Enter を押すと、その時点の値がここに残ります。
計算式
Z0（シングル）： (60/√εeff) × ln(4h/(0.67π×(0.8W+T)))
Zdiff（差動）： 2×Z0 × (1−0.48×exp(−0.96×S/h))
εeff ≈ 0.475×εr + 0.67
Zdiff（差動）： 2×Z0 × (1−0.48×exp(−0.96×S/h))
εeff ≈ 0.475×εr + 0.67
設計のポイント
高速ディジタル信号やRF信号の伝送線路は特性インピーダンスを規定値に合わせる必要があります。不整合があると信号の反射が生じ、エラーや誤動作の原因となります。
主要インターフェースの標準インピーダンス：
• シングル50Ω：DDRデータ/アドレスバス、SPI
• 差動75Ω：アナログビデオ（SDI）
• 差動85Ω：USB 2.0、PCI Express
• 差動90Ω：DDR DQS・クロック
• 差動100Ω：GbE、LVDS、MIPI
基板製造の公差は通常±10%です。設計値はこの計算機で確認し、基板メーカに製造仕様として提出してください。